(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-116490

(43)公開日 平成10年(1998)5月6日

(51) Int.Cl.⁶

識別記号

G11C 11/15

FI G11C 11/15

審査請求 未請求 請求項の数4 FD (全 6 頁)


(21)出願番号	特顧平9-231784	(71)出願人	390009597
			モトローラ・インコーポレイテッド
(22)出顧日	平成9年(1997)8月13日		MOTOROLA INCORPORAT
			RED
(31)優先権主張番号	702781		アメリカ合衆国イリノイ州シャンパーグ、
(32)優先日	1996年8月23日		イースト・アルゴンクイン・ロード1303
(33)優先権主張国	米国 (US)	(72)発明者	セイド・エヌ・テラニ
			アメリカ合衆国アリゾナ州テンピ、イース
			ト・パロミノ・ドライブ1917
		(72)発明者	クシアオドング・ティー・ズー
			アメリカ合衆国アリゾナ州チャンドラー、
			ノース・コングレス・ドライブ1351
		(74)代理人	弁理士 大貫 進介 (外1名)
			最終頁に続く
		1	

(54)【発明の名称】 積層メモリ・セルを有する磁気ランダム・アクセス・メモリおよびその製造方法

(57)【要約】

【課題】 メモリ・セルの密度を高めしかも電力消費の 低減を図った磁気ランダム・アクセス・メモリを提供す る。

【解決手段】 磁気ランダム・アクセス・メモリ(1 0)は、半導体基板(11)上に複数の積層メモリ・セルを有し、各メモリ・セルは、磁性体部分(12), ワード・ライン(13), およびセンス・ライン(14)を基本的に有する。上位センス・ライン(22)は、オーミック・コンタクトによって、導線(23)を通じて下位センス・ライン(12)に電気的に結合されている。メモリ・セル内において状態の読み出しおよび格納を行うには、下位および上位ワード・ライン(13, 18)を活性化することにより、全磁場を磁性体部分(12)に印加する。この積層メモリ構造は、磁気ランダム・アクセス・メモリ(10)において、半導体基板(11)上に集積するメモリ・セルの増大を可能にする。



【特許請求の範囲】

【請求項1】積層メモリ・セルを有する磁気ランダム・アクセス・メモリ(10)であって:半導体基板(1 1);および前記半導体基板上に、一方が他方の上に位置する関係で積層された複数のメモリ・セルであって、 状態を格納する磁性体部分(12),前記磁性体部分に 隣接し、前記磁性体部分に磁場を印加するワード電流を 供給するワード・ライン(13),および前記磁性体物 質内に格納されている状態を検出するセンス電流を供給 するセンス・ライン(14)を各々が有するメモリ・セル;から成ることを特徴とする磁気ランダム・アクセス・メモリ(10)。

【請求項2】積層メモリ・セルを有する磁気ランダム・アクセス・メモリ(50)であって:半導体基板(11);および前記半導体基板上に、一方が他方の上に位置する関係で積層された複数のメモリ・セルであって、状態を格納する磁性体部分(51),前記磁性体部分に磁場を印加するワード電流を供給するワード・ライン(55),前記磁性体部分に隣接し、前記部分に格納されている状態を検出するセンス電流を供給するセンス・ライン(59),および前記ワード・ラインに隣接し、前記ワード電流によって発生される磁束を集中させる磁束集中器(61)を各々が有するメモリ・セル;から成ることを特徴とする磁気ランダム・アクセス・メモリ(50)。

【請求項3】積層メモリ・セルを有する磁気ランダム・ アクセス・メモリの製造方法であって:半導体基板(1 1)を用意する段階;状態を格納する第1磁性体部分 (12), 前記第1磁性体部分に隣接し、第1ワード電 流を供給するワード・ライン(13), および前記第1 磁性体物質内に格納されている状態を検出するセンス電 流を供給するセンス・ライン(14)を有する第1メモ リ・セルを、前記半導体基板上に形成する段階;状態を 格納する第2磁性体部分(17),前記第2磁性体部分 に隣接し、第2ワード電流を供給する第2ワード・ライ ン(18),および前記第2磁性体部分に格納されてい る状態を検出する前記センス電流を供給する第2センス ・ライン(22)を有する第2メモリ・セルを、前記第 1メモリ・セル上に形成する段階;および前記第1およ び第2センス・ライン間を電気的に結合する導線(2) 3)を形成する段階;から成ることを特徴とする方法。 【請求項4】積層メモリ・セルを有する磁気ランダム・ アクセス・メモリ (50)の製造方法であって:半導体 基板(11)を用意する段階;状態を格納する第1磁性 体部分(51),前記第1磁性体部分に隣接し、前記第 1磁性体部分に第1磁場を印加する第1ワード電流を供 給する第1ワード・ライン(55),前記第1磁性体部 分に格納されている状態を検出するセンス電流を供給す る第1センス・ライン (59), および前記第1ワード ・ラインに隣接し、前記第1ワード電流によって発生さ

れる磁束を集中させる第1磁束集中器(61)を含む第 1メモリ・セルを前記半導体基板上に形成する段階;状態を格納する第2磁性体部分(53),前記第2磁性体部分に第2磁場を印加する第2ワード電流を供給する第2ワード・ライン(57),前記第2磁性体部分に格納されている状態を検出する前記センス電流を供給する第2のセンス・ライン(60),および前記第2ワード・ラインに隣接し、前記第2ワード電流によって発生される磁束を集中させる第2磁束集中器(63)を含む第2メモリ・セルを前記半導体基板上に形成する段階;および前記第1および第2センス・ライン間を電気的に結合する導線(65)を形成する段階;から成ることを特徴とする方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、磁気ランダム・アクセス・メモリおよびその製造方法に関し、更に特定すれば、一方が他方の上に位置する関係で各メモリ・セルを積層した磁気ランダム・アクセス・メモリおよびその製造方法に関するものである。

[0002]

【従来の技術】これまで多くのタイプの不揮発性メモリ 素子が研究され開発されてきた。磁気ランダム・アクセ ス・メモリ (MRAM) は、放射線に対する堅牢性(har dness)に特徴がある、不揮発性メモリ素子の1つとして 開発された。MRAM内のメモリ・セルは、基本的に、 ワード・ライン、センス・ライン、および典型的に巨大 磁気抵抗(GMR)物質である、磁気抵抗物質の部分を 有し、これらの全ては半導体基板上に形成される。ワー ド・ラインは、センス・ラインに対して垂直に製造さ れ、GMR物質部分は、ワード・ラインおよびセンス・ ラインの交差点に配置される。GMR物質部分は、状態 「0」および「1」として情報を格納する。これらの状 態は、GMR物質内における磁気ベクトルの方向に対応 する。メモリ・セル内において状態の格納および変更を 行うには、GMR物質部分に、所定のスレシホルド・レ ベルより高い磁場を印加する。ワード電流によって発生 される磁場が、センス電流によって発生される磁場と結 合し、この全磁場がGMR物質部分に印加され、状態の 読み出しおよび格納が行われる。GMR物質の抵抗は、 磁気ベクトルの方向に応じて交互に変化するので、メモ リ・セルに格納されている状態を読み出すには、センス ・ラインの出力端子における電圧差を検出する。

[0003]

【発明が解決しようとする課題】従来のMRAMは、半 導体基板上に複数のメモリ・セルを集積する。メモリ・ セルは平面上に配列され、しかもメモリ・セルはある程 度の面積を必要とするので、基板上に集積されるメモリ ・セルの数には限度がある。

【0004】したがって、本発明の目的は、メモリ・セ

ルの密度が高い、新規で改良された磁気ランダム・アク セス・メモリを提供することである。

【0005】本発明の他の目的は、密度が高くしかも電力消費が少ない、新規で改良された磁気ランダム・アクセス・メモリを提供することである。

[0006]

【課題を解決するための手段】この要望およびその他の要望は、半導体基板上に一方が他方の上に位置する関係で積層された複数のメモリ・セルを有するMRAMの提供によって、ほぼ満たされる。各メモリ・セルはGRM物質部分、ワード・ライン、および当該メモリ・セルの上に位置する他のメモリ・セルのセンス・ラインに導体によって結合されているセンス・ラインを有する。GMR物質部分は状態を格納する。GMR物質部分に隣接するワード・ラインはワード電流を供給し、このGMR物質部分に磁場を印加する。センス・ラインはGMR物質部分に磁場を印加する。センス・ラインはGMR物質部分に電気的に結合され、センス電流を供給する。このセンス電流は、GMR物質部分に格納されている状態を検出する。

[0007]

【発明の実施の形態】図1はMRAM10の一部を示す 簡略拡大斜視図であり、図2は、本発明の実施例によ る、図1の線2-2から見たMRAM10の断面図であ る。図1と同一参照番号を有する図2の素子は、対応す る図1の素子と同一である。

【0008】図1に示すMRAM10は8個のメモリ・ セルを含み、半導体基板11上において2つの層によっ て積層されているが、これより多い層によって積層して もよい。簡略化のために、同一センス・ラインに接続さ れている4つのメモリ・セルについてこれより説明する ことにする。MRAM10内の各メモリ・セルは、GM R物質部分、ワード・ライン、およびセンス・ラインを 有する。GMR物質は、典型的に、ニッケルまたは鉄ま たはコバルト、あるいはパラディウムまたはプラチナを 有する合金を含むこれらの合金のような磁性体で構成さ れている。ワード・ラインおよびセンス・ラインは、ア ルミニウムまたは銅あるいはこれらの合金のような導電 性物質で作られている。第1メモリ・セルは、磁気メモ リの第1部分12, 第1ワード・ライン13, およびセ ンス・ライン14を有する。第2、第3および第4メモ リ・セルは、第2、第3および第4GMR物質部分1 5, 17, 20, 第2、第3および第4ワード・ライン 16, 18, 21, およびセンス・ライン22を同様に 有する。下位センス・ライン14は、接触によりGMR 物質部分12,15に電気的に接続されており、導電性 物質を利用した導線23を通じて上位センス・ライン2 2に結合されている。センス電流は、センス・ライン1 4, 22, およびGMR物質部分12, 15, 17, 2 Oを通過し、抵抗を検出する。各ワード・ラインは、G MR物質部分12,15,17,20に隣接して配置さ

れ、ワード電流によって発生される磁場を、GMR物質 部分12,15,17,20に印加する。これらの素子 全ての間には誘電体物質24が充填され、電気的絶縁を 与える。

【0009】図2を参照すると、シリコンのような半導 体基板11上に形成された第1および第2ワード・ライ ン13,16は、半導体基板11上に堆積された金属に 選択的エッチングを行うことによって形成される。金属 は、例えば、アルミニウム(A1), 銅(Cu), これ らの合金(Al_{1-x} Cu_x)またはタングステン(W) から選択する。第1誘電体層25は、二酸化シリコン (SiO₂)または窒化シリコン(Si₃ N₄)であ り、化学蒸着技法によって堆積され、第1および第2ワ ード・ライン13,16を被覆する。誘電体層25の上 面を研磨して平面とした後、第1および第2GMR物質 部分12,15およびセンス・ライン14を、誘電体層 25の表面上に形成する。第1および第2GMR物質部 分12,15は、以下のプロセスにしたがって形成す る。まず、誘電体層25上にGMR層を堆積し、誘電体 マスク層を堆積し、リソグラフィを用いてパターニング することにより、GMR物質用エッチ・マスクを形成す る。次に、GMR層にエッチングを行い、第1および第 2GMR物質部分を形成し、次いでエッチ・マスクを除 去する。

【0010】下位即ち第1センス・ライン14は、例えば、アルミニウム(A1),銅(Cu),またはこれらの合金(A1_{1-x} Cu_x)で作られ、オーミック・コンタクトにより、GMR物質部分12,15に電気的に接続されている。センス・ライン14のための金属を誘電体層25の表面上に堆積し、次に、パターニングされているエッチ・マスクを用いて、誘電体層25上でセンス・ライン14にエッチングを行う。GMR物質部分12,15および下位センス・ライン14を形成した後、誘電体層26を堆積し、GMR物質部分12,15および下位センス・ライン14を被覆する。

【0011】第1および第2ワード・ライン13,16と同じプロセスにしたがって第3および第4ワード・ライン18,21を誘電体層26上に形成する前に、誘電体層26の上面を研磨して平面とする。誘電体層27を堆積して第3および第4ワード・ライン18,21を被覆し、次いで、GMR物質部分12,15および下位センス・ライン14と同じプロセスによって、GMR物質部分17,20および上位センス・ライン22を誘電体層27上に形成する。

【0012】ここで図1および図2に示すのは、異なるレベルのセンス・ラインを接続し、同一のトランジスタ・スイッチを用いることを意図したのであるが、異なるレベルのセンス・ラインに異なるセンス・トランジスタ(図示せず)を用いる場合、異なるレベル間でセンス・ラインを接続する必要がないことは、指摘に値する。上

位センス・ライン22は、導線23を通じて、下位セン ス・ライン14に結合されている。 導線23は、例え ば、銅(Cu)およびタングステン(W)のような導電 性金属である。 導線23は、以下のプロセスにしたがっ て形成される。まず、下位センス・ライン14と通信す るコンタクト・ホールまたはバイアを、反応性イオン・ エッチングによって、選択的にかつ垂直方向にエッチン グする。次に、先に示した金属をコンタクト・ホールに 充填し、下位および上位センス・ライン14,22との 接点を形成する。接点ライン23を形成した後、誘電体 層28を堆積し、GMR物質部分17,上位センス・ラ イン22および接点ライン23を被覆する。次に、誘電 体層28の上面を研磨して平面とし、誘電体層28の上 に第5および第6ワード・ライン29、30を形成す る。その後、誘電体層31を堆積して、第5および第6 ワード・ライン29,30を被覆する。

【0013】第5誘電体層29上に更にメモリ・セルを 形成し積層する場合、上述のプロセスを繰り返して、G MR物質部分,ワード・ライン,センス・ライン,導 線,および誘電体層を形成する。

【0014】動作の間、第1、第2、第3、および第4 メモリ・セルにおける状態を読み出すためには、ワード 電流をワード・ラインに印加し、センス・ラインから電 圧を検出する。例えば、第1メモリ・セルの状態を読み 出すためには、GMR物質部分12が間に位置する第1 および第3ワード・ライン13,18にワード電流を印 加し、センス・ライン14,22から電圧を検出する。 この場合、センス電流は導線23を通じて流れる。ワー ド・ライン13におけるワード電流の方向は、ワード・ ライン18におけるワード電流の方向とは逆であるの で、ワード電流によって発生される磁場は、同一方向で GMR物質部分12に印加される。第1メモリ・セルに 状態を格納するためには、例えば、第1および第3ワー ド・ライン13, 18にワード電流を印加し、磁場を発 生させる。この磁場は十分に大きく、GMR物質部分1 2における磁気ベクトルの方向に変化をもたらす。上述 のように、GMR物質部分に隣接する2本のワード・ラ インは、同一電流を用いて活性化し状態の読み出しおよ び格納を行うため、双方のワード電流によって発生され る磁場がGMR物質部分12に重なり合うので、必要な ワード電流は少なくて済む。

【0015】図3は、本発明の第2実施例によるMRAM32の簡略拡大断面図である。図2と同一の参照番号を有する図3の要素は、対応する図2の要素と同一または同等である。また、図2と同一の参照番号を有する図3の素子は、対応する図2のプロセスと同一または同等のプロセスによって製造される。

【0016】図3および図2に示す両構造間の唯一の相違は、ワード・ラインの一部の代わりに、ディジット・ライン(digit line)が形成されていることである。図2

における第1および第2ワード・ライン13,16は、 半導体基板11上において第1ディジット・ライン33 に置き換えられ、図2における第5および第6ワード・ ライン29,30は、第3誘電体層28上において第2 ディジット・ライン34に置き換えられている。ディジ ット・ライン33,34は、第3および第4ワード・ラ イン18,21と協同して磁場を発生するために利用さ れる。例えば、GMR物質部分12における状態を読み 出すためには、ワード電流およびディジット電流を第3 ワード・ライン18および第1ディジット・ライン33 に印加し、磁場をGMR物質部分12に与え、第1およ び第2センス・ライン14,22から電圧を検出する。 この場合、センス電流は、導体23を通じて流れる。状 態をGMR物質部分12に格納する場合、GMR物質1 2における磁気ベクトルの方向を交替させるのに十分な 磁場を、ワード電流およびディジット電流によって印加 する。ディジット・ライン33,34はワード・ライン 18,21に対して垂直であるが、ディジット電流によ る磁場は、ワード電流による磁場を印加した後に、GM R物質における磁気ベクトルを回転させるのを助ける。 ワード電流およびディジット電流の方向は、格納すべき 状態に応じて判定される。

【0017】図4は、本発明の第3実施例によるMRA M40の簡略拡大断面図である。図2と同一の参照番号を有する図4の素子は、対応する図2の素子と同一または同等である。また、図2と同一の参照番号を有する図4の素子は、対応する図2のプロセスと同一または同等のプロセスによって製造される。

【0018】図4および図2に示す両構造間の唯一の相違は、ワード・ラインの代わりにディジット・ラインが形成されていることである。図2における第3および第4ワード・ラインは、第2および第3誘電体層26,27間のディジット・ライン41によって置き換えられている。MRAM40の動作は、図3に示したMRAM32と同一である。即ち、GMR物質部分12内において状態の読み出しおよび格納を行うためには、第1ワード・ライン13およびディジット・ライン41を活性化させる。

【0019】図5は、本発明の第4実施例による、磁束集中器(flux concentrator)を有するMRAM50の簡略拡大断面図である。図5に示すMRAM50は、半導体基板11上に積み重ねられた2つの層を含み、各層は複数のメモリ・セルを有する。これら2つの層の上に、より多くの層を積み重ねてもよい。各メモリ・セルは、GMR物質部分51,52,53,54,ワード・ライン55,56,57,58,下位および上位センス・ライン59,60、ならびに磁束集中器61,62,63,64を有する。下位センス・ライン59は、接触によって、導線65を通じて上位センス・ライン60に電気的に結合されている。

【0020】第1誘電値層66をシリコン(Si)のよ うな半導体基板11上に堆積する。GMR物質部分5 1,52および下位センス・ライン59を、第1誘電体 層66の上面上に形成し、次いで第2誘電体層67を堆 積し、GMR物質部分51、52および下位センス・ラ イン59を被覆する。第1および第2ワード・ライン5 5,56を第2誘電体層67上に形成し、次に、第1お よび第2ワード・ライン55,56上に第1および第2 磁束集中器61,62を形成し、その後、第3誘電体層 68を堆積し、第1および第2ワード・ライン55,5 6ならびに第1および第2磁束集中器61,62を被覆 する。本実施例では、第1および第2磁束集中器61, 62が第1および第2ワード・ライン55,56上に形 成されているが、第1および第2磁束集中器61,62 は、ワード電流によって発生される磁束を集中させるこ とができれば、どこに配置してもよい。下位層および上 位層からの磁場が他のGMR物質に磁気的に影響を与え ない厚さに、第3誘電値層68を堆積する。

【0021】第1センス・ライン60を形成した後、図 2に示した第2実施例と同一プロセスによて、導線65 を垂直に形成し下位および上位センス・ライン59.6 0間を電気的に結合する。第4誘電体層69を堆積し、 GMR物質部分53,54,上位センス・ライン60, および導線65を被覆する。第3および第4ワード・ラ イン57、58、ならびに第3および第4磁束集中器6 3,64を第4誘電体層69上に形成し、その後、第5 誘電体層70を堆積して、これらを被覆する。磁束集中 器61,62,63,64は、パーマロイのような透磁 性を有する磁性体で形成される。したがって、GMR物 質内にはより多くの磁束が集中するので、磁束集中器 は、必要なワード電流を減少させることになる。更に、 ワード電流による電力消費も減少させることができる。 【0022】以上、新規で改良されたMRAMおよびそ の製造方法を開示した。積層メモリ・セルは、より多く のメモリ・セルを半導体チップ上に集積し、高密度のM RAM素子を達成可能とする。更に、磁束集中器を有するMRAMは必要なワード電流が少なくて済むので、全体としての電力消費も減少する。

【図面の簡単な説明】

【図1】本発明によるMRAMの一部を示す簡略拡大斜 視図。

【図2】本発明の実施例による、図1の線2-2から見た、MRAMの簡略拡大断面図。

【図3】本発明の他の実施例による、MRAMの簡略拡大断面図。


【図4】本発明の更に他の実施例による、MRAMの簡略拡大断面図。

【図5】本発明の更に別の実施例による、磁束集中器を 有するMRAMの簡略拡大断面図。


【符号の説明】

- 10 MRAM
- 11 半導体基板
- 12, 15, 17, 20 GMR物質部分
- 13, 16, 18, 21, 29, 30 ワード・ライン
- 14,22 センス・ライン
- 23 導線
- 24, 25, 26, 27, 28, 31 誘電体物質
- 32 MRAM
- 33,34 ディジット・ライン
- 40 MRAM
- 41 ディジット・ライン
- 50 MRAM
- 51, 52, 53, 54 GMR物質部分
- 55, 56, 57, 58 ワード・ライン
- 59,60 センス・ライン
- 61,62,63,64 磁束集中器
- 65 導線
- 66,67,68,70 誘電体層


【図2】




【図3】




【図1】



【図4】



【図5】



フロントページの続き

(72)発明者 ユージーン・チェン アメリカ合衆国アリゾナ州ギルバート、ウ エスト・シェリー・ドライブ1143 (72)発明者 ハーバート・ゴロンキン アメリカ合衆国アリゾナ州テンピ、サウ ス・カッチーナ・ドライブ8623